python - Loop doesn't stop - 


  num_1 = इनपुट ("कृपया प्रथम संख्या दर्ज करें:") num_2 = input ("कृपया दूसरा नंबर दर्ज करें:" ) प्रिंट ("आपके द्वारा चुने गए नंबर हैं", num_1, "और", num_2) जबकि num_1 या num_2 & gt; 0: यदि num_1 & lt; num_2: प्रिंट ("सबसे पहले नंबर दर्ज किया गया है।") elif num_1 & gt; Num_2: प्रिंट ("दूसरा नंबर दर्ज किया गया है बड़ा है।") अन्य: प्रिंट ("दोनों संख्याएं समान हैं।") प्रिंट ("प्रोग्राम समाप्त हो गया है ...")    
 
 
 आपके समय की लूप की स्थिति अनुचित तरीके से व्यक्त की गई है। आप क्या कहना चाहते हैं, "जब तक कम से कम एक नंबर 0 से बड़ा है"।  
 हालांकि, आपने जो व्यक्त किया है वह है:  
  जबकि num_1 या num_2 & gt;   
 पायथन इस रूप में पढ़ता है:  
  जबकि ((num_1) या (num_2 & gt; 0)):   < इसलिए   । यह भी पूछता है कि  num_2   0  से अधिक है और उन दोनों बूलों के  या  को लेता है।  
 यह लगभग अनुवाद करता है  
  जबकि (num_1 नहीं है 0 या num_2 0 से बड़ा है)   
 आप के लिए क्या देख रहे हैं  
 < कोड> जबकि (num_1 0 या num_2 से बड़ा है 0 से बड़ा है)   
 ... जो इस रूप में लिखा जा सकता है:  
  जबकि num_1 & gt; 0 या num_2 & gt; 0   
 इसके अलावा, आप अपने लूप में  num_1  और  num_2  को फिर से परिभाषित नहीं करते हैं, यही कारण है कि यह आपके पाश को बिना रुके रखता रहता है । आप इसे ठीक कर सकते हैं:  
 जबकि: # यदि आपके बयान num_1 = इनपुट ("कृपया पहले नंबर दर्ज करें:") num_2 = इनपुट ("कृपया दूसरा नंबर डालें:") 
 प्रिंट ("  
 यह उपयोगकर्ता को इनपुट के लिए पूछता रहता है जब तक कि वे दो गैर-सकारात्मक संख्याएं दर्ज नहीं करते

Comments

Post a Comment

Popular posts from this blog

Verilog Error: output or inout port "Q" must be connected to a structural net expression -

I get the error every time, I try to compile. I'm not sure why anyone can help is? I'm new to verilog. Module D_FF (clerk, d, reset_n, q); Input D, Clack, reset_en; Output Q; reg Q; lab4_gdl f1 (.lk (~ clk), d (d), .q.m (qm)); lab4_GDL f2 (.Clk (Clk), D (QM), .Q (Q)); Always start at @ (posedge clk, neggeous reset_n) (Reset_n == 0) Q & lt; = 0; Other questions & lt; = D; Edit End: The problem is what we are asking to do: In this section, you apply the memory / registration circuit on the AlterEdie 2 board. will do. The circuit has the following specifications: The present value of swift SW15-0 on the D2 board should be shown in four hexadecimal four sections of HEX3-0. This part of the circuit will be combination logic. To use an active-less asynchronous reset and KEY1 to use KEY0 as the clock input, you must store SW15-0in in a 16-bit register in the value The register should be enabled to have a 16-bit positive edge, which uses the embedded D flip-flo...
Read more

Installing croogo for cakephp -

I'm new to the keyboard, I want to install Crogo in KKPP 2.3. My question: The way to extract the file is: - Changing cakephp2.3 / app / plugging / folder in app (do not work. Error admin controller not found) or - CakePP-2.3.3 / app / (Not working ). Sorry for my bad english language: (please help me and thank you.) crogo a cms by kcfp has been developed ... meaning kkfp is already there .. just Croogo Download and read their documentation ... and try Google about some CMS ...
Read more

c# - Use custom conventions when persisting Rebus sagas in MongoDb -

When I store my domain in mangodibi, I use a custom convention (as stated) I have been here to continue my songs as they represent the string, since we found it easy during debugging. I want to do this in the form of storage as my saga using Reebus using Mogodibi. Is there any way to do this? Okay, my bad ... conventions are used globally in the Conventions Registry var conference = new meeting pack (); Conferences Add (New EnumSerializationConvention (BsonType.String)); ConventionRegistry.Register ("Saga Conventions", Conventions, x => True); The key is the third parameter of the register method, which acts as a filter for selection of which class has been affected by the conference (in my case I was filtered by namespace , And that is because the sonnet data was not correct).
Read more